碳化硅的長(zhǎng)期運(yùn)行可靠性是目前業(yè)內(nèi)關(guān)注的核心問(wèn)題之一。由于寬禁帶半導(dǎo)體器件本身的特性，如大量的界面陷阱導(dǎo)致的閾值電壓漂移問(wèn)題，傳統(tǒng)的基于硅器件的失效模型已無(wú)法充分覆蓋碳化硅的情況；研究表明需要采取動(dòng)態(tài)的老化測(cè)試手段來(lái)進(jìn)行評(píng)估。

針對(duì)SiC分立器件和模塊，廣電計(jì)量參照J(rèn)EDEC、AECQ101及AQG324標(biāo)準(zhǔn)進(jìn)行檢測(cè)驗(yàn)證，能力不僅覆蓋用于驗(yàn)證傳統(tǒng)Si器件長(zhǎng)期穩(wěn)定性的所有方法，還開(kāi)發(fā)了針對(duì)SiC器件不同運(yùn)行模式的特定試驗(yàn)，在較短時(shí)間內(nèi)了解功率器件的老化特性，見(jiàn)表1。

表1 SiC器件/模塊特定可靠性試驗(yàn)

DGS（Dynamic gate stress）測(cè)試

DGS測(cè)試在測(cè)試過(guò)程中，會(huì)向DUT（待測(cè)器件）的柵極以矩形波信號(hào)形式施加應(yīng)力信號(hào)，應(yīng)力循環(huán)作用期間，會(huì)同時(shí)將DUT調(diào)整至所需的應(yīng)力溫度。按照規(guī)定的時(shí)間間隔要求，暫停施加應(yīng)力，并測(cè)量DUT的Vth。DGS測(cè)試主要是用于檢查多個(gè)SiC芯片并聯(lián)不均流問(wèn)題，檢測(cè)模塊Layout對(duì)SiC芯片動(dòng)態(tài)Vth漂移、Rdson增加以及效率降低的影響。

DRB（Dynamic reverse bias）測(cè)試

DRB測(cè)試主要是通過(guò)高du/dt的作用，完成對(duì)器件內(nèi)部鈍化層結(jié)構(gòu)的充放電，從而達(dá)到對(duì)SiC器件加速老化的目的。DRB測(cè)試能夠較好的檢測(cè)出SiC器件鈍化層結(jié)構(gòu)的缺陷，也能夠發(fā)現(xiàn)生產(chǎn)過(guò)程中以及封裝材料里的有害離子污染。因此，對(duì)于SiC功率器件來(lái)說(shuō)，動(dòng)態(tài)的反偏測(cè)試是強(qiáng)烈建議的。

DH³TRB（Dynamic high-humidity, high-temperature reverse bias）測(cè)試

DH³TRB測(cè)試是為了驗(yàn)證整個(gè)SiC器件結(jié)構(gòu)的薄弱環(huán)節(jié)——難以完全密封的問(wèn)題。半導(dǎo)體芯片和接合線(xiàn)位置的硅膠由于材料性質(zhì)原因會(huì)被濕氣進(jìn)入并到達(dá)鈍化層。器件的鈍化層結(jié)構(gòu)缺陷和芯片邊緣密封中的弱點(diǎn)，在濕度的作用下，會(huì)受到負(fù)載的不同影響。同時(shí)，污染物也能夠通過(guò)濕氣傳輸轉(zhuǎn)移到關(guān)鍵區(qū)域，進(jìn)而導(dǎo)致器件失效。DH³TRB測(cè)試是針對(duì)于SiC器件附加的通用可靠性測(cè)試項(xiàng)目。目前，針對(duì)高du/dt條件下，SiC器件的薄弱環(huán)節(jié)能否被檢測(cè)出來(lái)，相應(yīng)的測(cè)試標(biāo)準(zhǔn)也仍在探索階段[9]。

廣電計(jì)量參照J(rèn)EDEC、AECQ101及AQG324標(biāo)準(zhǔn)進(jìn)行檢測(cè)驗(yàn)證，在較短時(shí)間內(nèi)了解功率器件的老化特性。

試驗(yàn)咨詢(xún)：鐘工 150-1416-6472